CHƯƠNG 1: TỔNG QUAN VỀ VERILOG
1.1. Các thuật ngữ trong Verilog
• Khoảng trắng: khoảng cách giữa các từ, chứa các kí tự khoảng trắng
• chú thích: Ghi chú lại chức năng hoặc bước thực hiện
• Định danh: Tên của biến, tên module hay các khối, hàm, tên trường hợp
• Từ khóa: Chữ thường, dùng để định nghĩ[r]